一、先進半導體封裝研究開發動向: 以世界最大半導體封裝技術國際會議ECTC的發表内容為主軸
二、3D-IC
  2.1 3D-IC概要
  2.2 3D-IC分類
    2.2.1 單晶vs.多晶
    2.2.2 依據堆積對象進行分類（Wafer-on-Wafer vs. Chip-on-Wafer）
    2.2.3 依據堆積形態進行分類（Face-to-Face vs. Back-to-Face）
    2.2.4 根據TSV形成工程進行分類（Via-Middle vs. Via-Last）
  2.3 TSV與TGV
    2.3.1 高異方乾蝕刻
    2.3.2 TSV Liner絕緣膜堆積
    2.3.3 障壁層／晶種層形成
    2.3.4 Bottom-Up電鍍
    2.3.5 TGV開發狀況
      2.3.5.1. Fraunhofer IZM / Schott
      2.3.5.2. Corning / TGV Process
        -fit for both RF and interposer applications
        -for Process Simplification and Cost Improvements
      2.3.5.3. AGC / FOPLP Warpage
      2.3.5.4. DNP Glass Interposer Manufacturing
      2.3.5.5. RTI International
      2.3.5.6. TGV Application
      2.3.5.7. Future Challenges
  2.4 晶片／晶圓薄化技術
  2.5 臨時鍵合接著技術
  2.6 組裝・接合技術
    2.6.1 細微焊錫凸塊接合技術與Underfill
    2.6.2 SiO2-SiO2直接接合
    2.6.3 Cu-Cu Hybrid Bonding
    2.6.4 利用液體表面張力的之自我組織化晶片實裝技術（自我組裝）
  2.7 Chiplet與Heterogeneous Integration
    2.8.1採用Chiplet的半導體封裝技術現況
    2.8.2 HBM(High-Bandwidth Memory), Interposer, CoWoS, EMIB, MEMS
三、FOWLP
  3.1 FOWLP概要
  3.2 FOWLP分類（Die-first, RDL-first, InFO）與特色
  3.3 FOWLP課題: Die shift/Chip protrusion/Wafer warpage
  3.4 FOWLP 研究開發動向
四、軟性混合電子(FHE): 軟性混合電子的最前線與先進半導體封裝
五、Micro LED Display:大量微型晶片一次組裝技術「Mass Transfer」與「Interconnect」